Especificaciones
Número de modelo :
IMS2G083ZZC1S-WP
Lugar de origen :
CN
Cantidad mínima de pedido :
2
Términos de pago :
T/t, unión occidental
Capacidad de suministro :
10000
El tiempo de entrega :
5 ~ 8day
Detalles del embalaje :
T/R
Envasado de productos :
Tsopi-48
Capacidad de almacenamiento :
2Gbit
Voltaje de trabajo :
2,7 V a 3,6 V
Escribe el tiempo de ciclo (TW) :
25ns
Tiempo de escritura de la página (TPP :
300us
Descripción
2Gbit ((256x8) NAND Flash Chip IMS2G083ZZC1S-WP
Resumen de las características
  • Tecnología de células de nivel único
  • Interfaz NAND FLASH abierta ((ONFI) 1.0 Compatible
  • La tensión de la fuente de alimentación es de 2,7 V ~ 3,6 V.
  • ARREA de celdas de memoria (con repuesto)
    • Tamaño de la página: x8 3.3V: (2K+128spare) bytes
    • Tamaño del bloque: x8 3.3V: (128K+8Kspare) bytes
    • Tamaño del dispositivo: 2048 bloques
  • Página leída / Tiempo del programa
    • Tiempo de lectura aleatorio (tR): 30 segundos (máximo)
    • Tiempo de acceso secuencial:3.3v - 25ns (min)
    • Programa de página: 300us (tipo)
  • Eliminación de bloque
    • Tiempo de borrado del bloque: 3,5 ms (tipo)
  • SET de comandos
    • ONFI1.0 Conforme con el conjunto de comandos
    • Leer el identificador único
  • Seguridad
    • Área de OTP
    • Número de serie (identificador único)
    • Protección no volátil
  • La firma electrónica
    • 1er ciclo: Código del fabricante
    • 2o ciclo: Código del dispositivo
    • 3er ciclo: número de chip interno, tipo de célula, número de páginas programadas simultáneamente, programa intercalado, caché de escritura
    • Cuarto ciclo: tamaño de página, tamaño de bloque, organización, tamaño de repuesto, tiempo de acceso en serie
    • Quinto ciclo: ECC, información sobre varios planos
  • La seguridad de la información
    • 50,000 Ciclos de programación / borrado ((con 4 bits de ECC por 512 bytes)
  • La información de los Estados miembros
    • 10 años
  • Temperatura de funcionamiento
    • Para uso comercial (0 °C ~ 70 °C)
  • Opción de CHIP ENABLE no se trata
    • Interfaz sencilla con microcontroladores
  • Opción de paquete
    • Paquete libre de Pb
    • La velocidad de salida de los motores de las máquinas de la serie B será de:
Resumen de las actividades

La NAND FLASH se ofrece con una fuente de alimentación VCC de 3,3 V y con interfaz de E/S x8.La memoria se divide en bloques que se pueden borrar independientemente por lo que es posible preservar los datos válidos mientras que los datos antiguos se borran. El tamaño de la página para x8 es (2048 +spare) bytes.

Para extender la vida útil de los dispositivos flash NAND, la implementación de un ECC es obligatoria.Esta función permite la descarga directa del código del dispositivo de memoria flash NAND por un microcontrolador, ya que las transiciones CE# no detienen la operación de lectura. Los dispositivos tienen una función Read Cache que mejora el rendimiento de lectura para archivos grandes.los dispositivos cargan los datos en un registro de caché mientras los datos anteriores se transfieren a los búferes de E/S para su lectura.En las operaciones multiplano, los datos de la página pueden leerse a 25 ns de tiempo de ciclo por byte. Los pines de E/S sirven como puertos para la entrada de comandos y direcciones, así como para la entrada/salida de datos.Esta interfaz permite una reducción del número de pines y una fácil migración hacia diferentes densidadesLos comandos, datos y direcciones se introducen de forma asíncrona utilizando pines de control CE#, WE#, ALE y CLE.El controlador de programa / borrado en el chip automatiza todas las lecturas, programación y eliminación de funciones, incluida la repetición de pulsos, cuando sea necesario, y la verificación interna y el margen de datos.Un pin WP# está disponible para proporcionar protección de hardware contra el programa y borrar operacionesEl pin de salida R/B# (buffer de drenaje abierto) señala el estado del dispositivo durante cada operación.El uso de una salida de drenaje abierto permite que los pines Ready / Busy de varias memorias se conecten a una sola resistencia de arranqueEn un sistema con múltiples memorias los pines R/B# pueden conectarse todos juntos para proporcionar una señal de estado global. The Reprogram function allows the optimization of defective block management — when a Page Program operation fails the data can be directly programmed in another page inside the same array section without the time consuming serial data insertion phase. También se admite la copia de multiplano. Se permite la lectura de datos después de la lectura de copia (tanto para casos de un solo plano como de varios planos).Las operaciones del programa de caché y del programa de caché multiplano mejoran el rendimiento de programación mediante la programación de datos utilizando el registro de cachéLos dispositivos están disponibles en el paquete TSOP48 (12 x 20 mm) y vienen con las siguientes características de seguridad:que es un área de acceso restringido en la que se pueden almacenar permanentemente datos/códigos sensibles.?? Número de serie (identificador único), que permite la identificación única de los dispositivos.Estas características de seguridad están sujetas a un NDA (acuerdo de confidencialidad) y sonPara obtener más información, póngase en contacto con su oficina de ventas más cercana.

Función de nombre de pin
Nombre del pin Función del pin
El valor de las emisiones de CO2 de las emisiones de gases de efecto invernadero se calculará en función de las emisiones de gases de efecto invernadero de las emisiones de gases de efecto invernadero. DATOS INPUTOS/EXITOS Los pines de E/S se utilizan para introducir comandos, direcciones y datos, y para emitir datos durante las operaciones de lectura.Los pines de E / S flotan a alta-z cuando el chip está deseleccionado o cuando las salidas están desactivadas.
El CLE COMMAND LATCH ENABLE Esta entrada activa el bloqueo de las entradas DQ dentro del Registro de comandos en el borde ascendente de Write Enable (WE #).
- ¿Qué es? ADDRESS LATCH ENABLE Esta entrada activa el bloqueo de las entradas DQ dentro del Registro de comandos en el borde ascendente de Write Enable (WE #).
/CE CHIP ENABLE Esta entrada controla la selección del dispositivo. Cuando el dispositivo está ocupado, CE# low no deselecta la memoria.El dispositivo entra en modo de espera cuando el CE# pasa a alto mientras el dispositivo está en el estado Ready. La señal CE# se ignora cuando el dispositivo está en estado de Busy, y no entrará en modo de espera incluso si la CE# va alto.
/R.E. READ ENABLE La entrada /RE es el control de salida de datos en serie, y cuando está activa, transmite los datos al bus de E/S.Los datos son válidos tREA después del borde de caída de / RE que también aumenta el contador de direcciones de columna interna por uno.
/ Nosotros Esta entrada actúa como reloj para bloquear el comando, la dirección y los datos.
/WP WRITE PROTECT El pin WP#, cuando está bajo, proporciona una protección de hardware contra operaciones de escritura no deseadas.En esta condición no se inicia la operación de modificación y el contenido de la memoria no se altera. El pin Write Protect no está bloqueado por Write Enable para garantizar la protección incluso durante las fases de encendido.
R/B La salida Ready/Busy es un pin Open Drain que señala el estado de la memoria.
CCC de riesgo El VCC suministra energía para todas las operaciones (lectura, escritura y borrado).
VSS En el suelo
- ¿ Qué? No conectado / NO utilizar
Embalaje y envío

Los clientes pueden elegir entre cartones, cajas de madera y palets de madera de acuerdo con sus requisitos.

Preguntas frecuentes

¿Cómo obtener el precio?

Por lo general, ofrecemos cotizaciones dentro de las 24 horas posteriores a la recepción de su consulta (excluyendo fines de semana y días festivos).

¿Cuál es su plazo de entrega?

Los lotes pequeños generalmente se envían dentro de los 7-15 días, mientras que los pedidos de lotes grandes pueden requerir aproximadamente 30 días dependiendo de la cantidad del pedido y la temporada.

¿Cuáles son sus términos de pago?

Precio de fábrica con depósito del 30% y pago del saldo del 70% vía T/T antes del envío.

¿Cuáles son las opciones de envío?

Los métodos de envío disponibles incluyen el transporte marítimo, el transporte aéreo y la entrega expresa (EMS, UPS, DHL, TNT, FEDEX).

Envía tu mensaje a este proveedor
Envía ahora

2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Ciclo de escritura IMS2G083ZZC1S-WP

Pregunta el precio más reciente
Número de modelo :
IMS2G083ZZC1S-WP
Lugar de origen :
CN
Cantidad mínima de pedido :
2
Términos de pago :
T/t, unión occidental
Capacidad de suministro :
10000
El tiempo de entrega :
5 ~ 8day
Proveedor de contacto
2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Ciclo de escritura IMS2G083ZZC1S-WP
2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Ciclo de escritura IMS2G083ZZC1S-WP
2Gbit NAND Flash Chip TSOPI-48 2.7V-3.6V 25ns Ciclo de escritura IMS2G083ZZC1S-WP

Shenzhen Filetti Technology Co., LTD

Active Member
1 Años
shenzhen
Desde 2022
Total anual :
1000000-3000000
Número de empleados :
100~150
Nivel de certificación :
Active Member

Encuentra productos similares por categoría:

Proveedor de contacto
Requisito de presentación