DDR2 SDRAM
MT47H256M4 ¢ 32 Meg x 4 x 8 bancos
MT47H128M8 16 Meg x 8 x 8 bancos
MT47H64M16 8 Meg x 16 x 8 bancos
Características
• VDD = 1,8 V ± 0,1 V, VDDQ = 1,8 V ± 0,1 V
• E/S de 1.8V de la norma JEDEC (compatible con SSTL_18)
• Opción de estroboscopo de datos diferencial (DQS, DQS#)
• Arquitectura de preencuesta de 4n bits
• Opción de estroboscopo de salida duplicado (RDQS) para x8
• DLL para alinear las transiciones DQ y DQS con CK
• 8 bancos internos para operaciones simultáneas
• latencia de CAS programable (CL)
• La latencia del aditivo CAS publicada (AL)
• Tardor de escritura = Tardor de lectura - 1 tCK
• Longitudes de estallido seleccionables (BL): 4 u 8
• Fuerza de transmisión de datos ajustable
• 64 ms, 8192 ciclos de actualización
• Terminación en el momento de la muerte (ODT)
• Opción de temperatura industrial (TI)
• Opción de temperatura del vehículo (AT)
• Cumplimiento de la Directiva RoHS
• Soporta la especificación JEDEC de jitter de reloj